문장공유
읽기모드공유하기
뉴스1|경제

三電 양산 속도 3나노, 추격 발판되나…TSMC는 ‘인텔 변수’에 발목

입력 2022-08-08 05:58업데이트 2022-08-08 05:59
글자크기 설정 레이어 열기 뉴스듣기 프린트
글자크기 설정 닫기
삼성전자 파운드리사업부 정원철 상무(왼쪽부터), 구자흠 부사장, 강상범 상무가 화성캠퍼스 3나노 양산라인에서 3나노 웨이퍼를 보여주고 있다. /뉴스1
삼성전자가 지난달 파운드리(반도체 위탁생산) 3나노(nm·나노미터) 공정에서 세계 최초로 양산에 나서자 세계 파운드리 1위업체인 대만 TSMC의 위상이 조금씩 흔들리고 있다. 특히 인텔의 신제품 개발 지연으로 TSMC는 3나노 생산 계획에서 차질을 빚게 됐다.

8일 업계에 따르면 대만 시장조사기관인 트랜드포스는 “인텔이 ‘메테오레이크’의 GPU 칩셋을 당초 2022년 하반기에 양산하려 했으나 제품 설계 및 공정 검증 문제로 2023년 하반기로 미뤘다”며 “기존 2023년에 예약된 TSMC 3나노 생산 계획이 거의 취소됐다”고 했다. 트랜드포스는 2023년 TSMC의 지출 규모(CAPEX)가 올해보다 줄어들 수 있다고 내다봤다.

이에 비해 삼성전자는 차세대 트랜지스터 구조인 GAA(Gate-All-Around) 신기술을 적용한 3나노 공정으로 복수의 고객사를 확보했다. 삼성전자는 지난달 28일 열린 2분기 실적 발표 콘퍼런스콜에서 3나노 공정과 관련해 “모바일에서 대형 고객사들을 확보했다”며 “몇 군데와도 수주를 논의 중이며 규모가 점차 확대될 것”이라고 자신감을 내비쳤다.

대만의 반도체 파운드리(위탁생산) 업체 TSMC 공장 전경 ⓒ News1
업계에서는 삼성전자의 3나노 양산이 TSMC와의 격차를 줄이는 계기가 될 수 있다고 본다. 트랜드포스에 따르면 TSMC의 올해 1분기 파운드리 시장점유율은 53.6%이며 2위인 삼성전자는 16.3%다.

3나노 공정은 회로 간격이 미세할수록 성능이 높아지는 반도체 제조 공정 중 가장 앞선 기술이다. 삼성전자에 따르면 3나노 공정 생산 제품(1세대 기준)을 기존 5나노 공정 제품과 비교하면 전력은 45% 절감하면서도 성능은 23% 향상됐다. 면적은 16% 줄었다.

특히 삼성전자는 기존 ‘핀펫(FinFET) 기술’ 대신 GAA 기술을 적용했다. 핀펫 공정은 상어 지느러미처럼 생긴 차단기로 전류를 막아 신호를 제어하지만 GAA는 전류가 흐르는 채널을 4면으로 둘러싸 전류의 흐름을 더욱 세밀하게 조정할 수 있다.

경계현 삼성전자 DS부문장 대표이사는 지난달 25일 열린 출하식에서 “파운드리 사업에 한 획을 그었다”며 “핀펫 트랜지스터가 기술적 한계에 다다랐을 때 새로운 대안이 될 GAA 기술의 조기 개발에 성공한 것은 무에서 유를 창조하는 혁신적인 결과”라고 말했다.

노근창 현대차증권 연구원은 “삼성전자는 7나노부터 선제적인 EUV 적용과 경쟁사 대비 빠른 4나노와 3나노 양산을 통한 학습 효과 등을 고려할 때 향후 3년 내에 선단공정 시장 점유율이 가파르게 상승할 잠재력이 크다”고 평가했다.

업계 관계자도 “삼성전자가 3나노 공정에서 앞서나가면 TSMC와의 격차를 좁힐 수 있을 것”이라며 “수율이 올라오면 삼성전자의 점유율도 같이 성장할 수 있다”고 말했다.

(서울=뉴스1)
당신이 좋아할 만한 콘텐츠
댓글 0
닫기
많이 본 뉴스
경제
베스트 추천