ＳＫハイニックス「１ランク高い１０ナノ以下の技術を準備」

ＳＫハイニックスは、米電気電子工学会（ＩＥＥＥ）主管の「超高集積回路（ＶＬＳＩ）のシンポジウム２０２５」で、「４Ｆ² ＶＧプラットフォーム」技術など次世代ＤＲＡＭ技術のロードマップを正式発表した。

ＳＫハイニックスのチャ・ソンヨン未来技術研究院長（ＣＴＯ）は１０日、東京で開かれたＩＥＥＥ ＶＬＳＩシンポジウム２０２５行事の基調演説で、次世代１０ナノ（ナノメートル・１ナノメートルは１０億分の１メートル）以下のＤＲＡＭ生産を狙った４Ｆ² ＶＧプラットフォームの技術を準備すると明らかにした。

現在公式に開発された最新のＤＲＡＭは、１１～１２ナノの水準だ。ＳＫハイニックスは、これよりさらに微細工程が求められる１０ナノ以下のＤラムのために、一ランク高い技術を採用すると明らかにしたのだ。

４Ｆ² ＶＧプラットフォームとは、ＤＲＡＭの保存（セル）面積を最小化する技術だ。通常Ｄラムは、「Ｆ²」という数値でセル面積を表現する。この技術が開発されれば、従来の６Ｆ²より集積度が高く、電力効率が改善されるものと期待される。

チャＣＴＯはこれと共に、３Ｄ Ｄラムも次世代Ｄラム技術の柱の一つに挙げた。３Ｄ Ｄラムとは、セルを垂直に積み上げて容量効率を高めた次世代メモリ技術だ。チャ氏は、「微細工程が、次第に性能と容量を改善しにくい局面に入っている」とし、「４Ｆ² ＶＧプラットフォームと３Ｄ Ｄラム技術で、１０ナノ以下での技術的限界を突破する」と話した。


パク・ヒョンイク記者 beepark@donga.com