국내 연구진, ‘5층 구조’ 차세대 반도체 소자 개발 성공…성능은?

반도체 개발 이병현 연구원.

국내 연구진이 컴퓨터나 스마트폰의 핵심 반도체 성능을 큰 폭으로 끌어 올릴 수 있는 기술을 개발했다.

KAIST 전기 및 전자공학부 이병현 박사과정 연구원은 나노종합기술원 기술진과 공동으로 실리콘 기반 5단 수직 적층 반도체 트랜지스터 개발에 성공했다고 23일 밝혔다.

반도체 트랜지스터는 각종 반도체 칩을 만드는 기본소자로 모든 전자기기의 핵심 구성요소다. 더 작고 성능 좋은 반도체를 만들기 위해 세계적으로 치열한 소형화 경쟁이 벌어지고 있다.

최근 10나노미터(nm, 1nm는 10억분의 1m) 수준의 초정밀 반도체가 개발되면서 제작 공정의 한계에 부딪혀 더 이상 소형화가 어려웠다. 이 때문에 반도체를 겹겹이 쌓아 만드는 ‘적층식 구조’가 인기를 얻고 있지만 제조 공정이 복잡해 4층 이상 반도체 트랜지스터를 만들긴 어려웠다.

이 연구원 팀은 기존 실리콘 트랜지스터를 차근차근 쌓지 않고 한 번에 찍어내는 방식을 개발해 이 문제를 해결했다. 이렇게 개발한 5단 적층 실리콘 나노선 채널을 보유한 반도체 트랜지스터는 흔히 유통되고 있는 1층 구조 단일 나노선 기반의 트랜지스터보다 5배의 향상된 성능을 보였다.

연구진은 이번 성과가 기술적 한계에 부딪힌 반도체 트랜지스터 분야에 새로운 돌파구를 제시할 것으로 기대하고 있다.

이 연구원은 “일괄 플라스마 건식 식각 공정이란 방식을 적용한 결과 새로운 트랜지스터 제조공법을 확보했다”며 “여러 층의 반도체를 쌓아 올리던 기존 적층식 구조에 비해 제작비용이 크게 낮아질 걸로 기대된다”고 말했다.

이 연구원은 현재 삼성전자 메모리 사업부의 책임 연구원으로도 재직 중이다. 이번 연구는 나노 분야 학술지 ‘나노 레터스(Nano letters)’ 11월 6일자 온라인 판에 게재됐다.

대전=전승민 동아사이언스 기자 enhanced@donga.com